当我使用标准延迟格式输出文件（.sdo）参考注释掉的Verilog输出文件（.vo）文件时，为什么ModelSim软件中的功能仿真不匹配我的后综合仿真？-Altera-Intel社区-FPGA CPLD-ChipDebug

当我使用标准延迟格式输出文件（.sdo）参考注释掉的Verilog输出文件（.vo）文件时，为什么ModelSim软件中的功能仿真不匹配我的后综合仿真？

Altera_wiki等级-LV1-ChipDebug6年前发布
120
要使用.vo文件执行功能仿真，必须先将其包含的引用注释掉.sdo文件。您还应该强制ModelSim软件在编译atoms文件时使用delay_mode_zero选项忽略结构延迟。例如，如果您要定位APEX ™ 20KE器件，请在ModelSim提示符处使用以下命令：

vlog +delay_mode_zero apex20ke_atoms.v

FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面