错误(177020):PLL参考时钟未放置在可以到达小数PLL的专用输入引脚中-Altera-Intel社区-FPGA CPLD-ChipDebug