使用Quartus®II10.0 SP1中的ALTLVDS_RX宏功能编译VHDL变量文件并在LE模式下实现SERDES时,您可能会看到此警告。根据您在ALTLVDS_RX MegaWizard™插件管理器中的选择, rx_outclock
端口可以声明为STD_LOGIC_VECTOR (0 DOWNTO 0)
而不是简单的STD_LOGIC
。
如果切换“rx_outclock”使用的时钟资源是什么,可能会触发此问题?设置。
要解决此问题,请编辑ALTLVDS_RX变体文件。有四个位置需要编辑:
- 在
ENTITY PORT
部分中,将文本OUT STD_LOGIC_VECTOR (0 DOWNTO 0)
替换为文本OUT STD_LOGIC
。 - 在
COMPONENT PORT
部分中,将文本OUT STD_LOGIC_VECTOR (0 DOWNTO 0)
替换为文本OUT STD_LOGIC
。 - 在
BEGIN
,找到将信号映射到rx_outclock
并删除文本(0 DOWNTO 0)
。 - 在
COMPONENT
之前的ARCHITECTURE
部分中,找到上一步中使用的sub_wire,并将文本STD_LOGIC_VECTOR (0 DOWNTO 0)
替换为文本STD_LOGIC
。
计划在Quartus II软件的未来版本中修复此问题。
相关解决方案
- 为什么在Quartus II软件10.0中没有打开ALTLVDS_RX和ALTLVDS_TX MegaWizard GUI?
- 如何使用Quartus II软件10.0为Cyclone系列器件创建或编辑ALTLVDS_RX宏功能?
- 在Quartus II软件10.0中的ALTLVDS_RX宏功能中合并PLL有问题吗?
- 错误:端口pll_areset被设置为USED状态,该状态与DESERIALIZATION_FACTOR(<J>),USE_EXTERNAL_PLL(ON)的当前设置不兼容。合法的国家是UNUSED
- 警告(12010):ALTLVDS_RX_component的实体实例化上的端口rx_fifo_reset连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将由GND驱动。
- 警告(12010):ALTLVDS_RX_component的实体实例化上的端口rx_dpll_hold连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将由GND驱动。
- 警告(12030):ALTLVDS_RX_component的实体实例化上的端口rx_cda_max连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将悬空而没有任何扇出逻辑。
- 警告(12030):ALTLVDS_RX_component的实体实例化上的端口rx_dpa_lock_reset连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将由GND驱动。
- 警告(12010):ALTLVDS_RX_component的实体实例化上的端口rx_dpa_locked连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将悬空而没有任何扇出逻辑。
- 警告(12010):ALTLVDS_RX_component的实体实例化上的端口rx_cda_reset连接到宽度为1的信号。模块中信号的正式宽度为<number_of_channels>。额外的位将由GND驱动。
- 使用MegaWizard Plug-In Manager时,如何保持ALTLVDS_RX宏功能的设置?
没有回复内容