警告(14320):综合离开节点“  :ALTLVDS_RX_component || fast_clock”-Altera-Intel社区-FPGA CPLD-ChipDebug

警告(14320):综合离开节点“ :ALTLVDS_RX_component || fast_clock”

使用Quartus®II10.0 SP1中的ALTLVDS_RX宏功能编译VHDL变量文件并在LE模式下实现SERDES时,您可能会看到此警告。根据您在ALTLVDS_RX MegaWizard™插件管理器中的选择, rx_outclock端口可以​​声明为STD_LOGIC_VECTOR (0 DOWNTO 0)而不是简单的STD_LOGIC

如果切换“rx_outclock”使用的时钟资源什么,可能会触发此问题设置。

要解决此问题,请编辑ALTLVDS_RX变体文件。有四个位置需要编辑:

  • ENTITY PORT部分中,将文本OUT STD_LOGIC_VECTOR (0 DOWNTO 0)替换为文本OUT STD_LOGIC
  • COMPONENT PORT部分中,将文本OUT STD_LOGIC_VECTOR (0 DOWNTO 0)替换为文本OUT STD_LOGIC
  • BEGIN ,找到将信号映射到rx_outclock并删除文本(0 DOWNTO 0)
  • COMPONENT之前的ARCHITECTURE部分中,找到上一步中使用的sub_wire,并将文本STD_LOGIC_VECTOR (0 DOWNTO 0)替换为文本STD_LOGIC

计划在Quartus II软件的未来版本中修复此问题。

相关解决方案

请登录后发表评论

    没有回复内容