PCI Express一致性测试不会生成Gen2合规性模式-Altera-Intel社区-FPGA CPLD-ChipDebug

PCI Express一致性测试不会生成Gen2合规性模式

PCI Express MegaCore功能不会为Stratix IV GX器件中的硬IP实现生成Gen2合规性模式,因为硬IP复位电路将收发器保持在复位状态。

此问题会影响针对Stratix IV GX器件的PCI Express MegaCore功能的硬IP实现,这些器件使用<variant> .v.vhd MegaCore功能的重置方案,如“ PCI Express编译器用户指南 ”中的“重置和时钟”一章所述。 (它不会影响<variant> _plus.v.vhd MegaCore函数)。

解决/修复方法

解决方法是在运行一致性测试时修改<variant> .v.vhd文件中rx_digitalreset_serdes信号的定义。显示了一致性测试所需的修改和正常操作的定义。

rx_digitalreset_serdes的定义,用于符合性测试和正常操作

// Use this assignment for compliance testing assign rx_digitalreset_serdes = rc_rx_digitalreset; // Use this assignment for operation in non-compliance mode assign rx_digitalreset_serdes = rc_rx_digitalreset | rst_rxpcs;

此外,必须将保留的test_in位( test_in[32] )定义为复位电路的输入,以指示DUT正在执行一致性测试。当test_in[32]设置为1时,绕过引入符合性错误的复位电路部分。该位设置为0时,PCI Express MegaCore功能在正常工作模式下工作。

此问题已在PCI Express MegaCore功能的10.1版中得到修复。

请登录后发表评论

    没有回复内容