50G Interlaken IP内核不支持200 MHz _usr_clk时钟-Altera-Intel社区-FPGA CPLD-ChipDebug

50G Interlaken IP内核不支持200 MHz _usr_clk时钟

50G Interlaken IP内核不支持频率低于250 MHz的用户时钟( rx_usr_clktx_usr_clk )。如果您提供频率低于250 MHz的输入tx_usr_clk时钟,则IP内核将出现内部FIFO下溢,该下溢标记为itx_hungryitx_underflow标志。如果提供频率低于250 MHz的输入rx_usr_clk时钟,则IP内核将发生内部FIFO溢出和Interlaken链路的数据丢失。

解决/修复方法

此问题没有解决方法。

此问题已在50G Interlaken MegaCore功能的13.0 SP1版中得到修复。

请登录后发表评论

    没有回复内容