信息：“延迟路径由反转时钟控制 – 假设占空比为50％”（MAX +PLUS®II版本9.3）

即使您的设计没有任何反转时钟，您也可以从MAX + PLUS II时序分析器或MAX + PLUS II软件9.3及更高版本中的时序驱动编译编译器收到此信息消息。该消息源于您的设计中基于嵌入式阵列块（EAB）的RAM模块，因为使用反相时钟触发的触发器来表示内部EAB逻辑。

在这种情况下，此信息性消息仅适用于作为EAB直接输出的信号。反相时钟影响这些输出，因此，在最大频率时序分析期间，关键路径加倍。

仅当在EAB上执行同时读取和写入时，这种情况才是一个因素。如果未执行同时读取和写入，则可以通过“ 写入路径中的截止读取”选项（“选项”菜单）来切断此时序分析路径。但是，如果可能同时发生内存读写操作，并且这些路径中的任何一个是设计中关键路径的一部分，则注册EAB RAM块的输出是保持最高性能的最有效方法。