如果您编译的是DSP Builder v13.0及更早版本在Quartus II 13.1及更高版本中生成的设计，则可能会在DSP Builder v13.1及更高版本中看到此错误。 Pipelined Adder块v13.1中的新参数会导致错误。此问题仅影响Altera DSP Builder标准模块组。
解决/修复方法
要解决此问题：
- 在DSP Builder生成的HDL所在的目录中，打开alt_dspbuilder_sLpmAddSub.vhd
- 将以下行添加到alt_dspbuilder_sLpmAddSub实体声明中的泛型列表中
\'or_aclr_inputs : boolean := true\'
注意：此解决方法不会影响HDL的行为。
此问题计划在未来版本的DSP Builder中修复
没有回复内容