如何推断Cyclone V器件的可变精度DSP模块中的预加器?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何推断Cyclone V器件的可变精度DSP模块中的预加器?

要推断Arria®V,Cyclone®V和Stratix®V器件系列的可变精度DSP模块中的预加器,请确保将数据输入调整到预加法器的位置,以便考虑进位预加法器功能。

解决/修复方法

要查看这可能是什么样子的示例,请使用编辑>插入模板…> VHDL>完整设计>算术> DSP功能(Stratix-V,Arria-V和Cyclone-V)中提供的Quartus II软件模板。使用来自预加法器的操作数选择一个乘数模板,例如,使用Pre-Adder模板中的带有一个操作数的乘数。

这些相同的模板也可以通过Verilog模板获得。

请登录后发表评论

    没有回复内容