为什么在ModelSim中仿真PLL时会出现致命错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在ModelSim中仿真PLL时会出现致命错误?

由于Quartus®II软件存在问题,如果您的设计包含启用了动态相移端口的Altera PLL宏功能,则在使用ModelSim进行仿真时可能会出现以下错误。此问题会影响针对Arria V器件的设计,其中PLL是以VHDL格式生成的。

# ** Fatal: Error occurred in protected context.

解决/修复方法

要解决此问题,请在arriav_atoms.v中编译Verilog定义,而不是arriav_components.vhdarriav_atoms.vhd 。然后使用–L选项让仿真器链接到它们。

例如,将以下命令放在.do文件或msim_setup.tcl文件中:

vlog "/eda/sim_lib/arriav_atoms.v" -work arriav

请登录后发表评论

    没有回复内容