Cyclone V硬核存储控制器操作时,某些I / O引脚应接地-Altera-Intel社区-FPGA CPLD-ChipDebug