APEX20K可编程逻辑器件系列数据手册2.05版的表43和44中“可选I / O标准输入和输出加法器延迟”数字代表什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

APEX20K可编程逻辑器件系列数据手册2.05版的表43和44中“可选I / O标准输入和输出加法器延迟”数字代表什么?

在使用低压CMOS(LVCMOS)以外的I / O标准时,应在延迟路径中包含可选I / O标准输入和输出加法器延迟参数。例如,如果用户选择外围组件互连(PCI),则与-1器件中的LVCMOS相比,输入会延迟0.4 ns。

这些延迟与为了在器件中选择适当的I / O标准而执行的多路复用相关联。这些延迟了Quartus®II软件自动入账。

请登录后发表评论

    没有回复内容