对于早于14.0的版本,Stratix V器件上的DDR3 LRDIMM接口可能会出现问题Altera_wiki6年前发布80该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容