当多个EMIF接口占用Arria 10器件上的同一列时,流程生成器可能会失败-Altera-Intel社区-FPGA CPLD-ChipDebug

当多个EMIF接口占用Arria 10器件上的同一列时,流程生成器可能会失败

当Arria 10器件的同一列中存在多个外部存储器接口时,校准可能会通过所有接口,但内置自测(BIST)可能表明至少有一个接口未能将内存流程传入或传出核心逻辑和内存接口正确。

解决/修复方法

此问题的解决方法是安装版本15.0.2和修补程序2.08,或升级到版本15.1。或者,您可以添加EMIF调试组件并以菊花链形式连接以强制保留存储的校准数据。

此问题已在15.1版中修复。

请登录后发表评论

    没有回复内容