错误:行 ,文件如果使用时钟输入,则LPM_PIPELINE参数的值必须大于0,反之亦然。 (AHDL,MAX +PLUS®II版本9.3及更高版本)-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:行 ,文件如果使用时钟输入,则LPM_PIPELINE参数的值必须大于0,反之亦然。 (AHDL,MAX +PLUS®II版本9.3及更高版本)

使用MAX + PLUS II软件9.3及更高版本在AHDL中执行LPM_COMPARE函数的内联实例化时,可能会发生此错误。在9.3版中,为此函数添加了一个clken端口。因此,必须修改AHDL实例化,以便将clken端口考虑在内。

例如,如果以下列方式实例化LPM_COMPARE函数,则会发生此错误:

LPM_COMPARE(compare_value, compare_to.q[], , ) WITH (...

该实例化假设有四个输入,而MAX + PLUS II软件9.3及更高版本中的LPM_COMPARE函数有五个输入。

有两种方法可以消除此错误消息:

  1. 在实例化中明确声明额外端口,如下所示: LPM_COMPARE(compare_value, compare_to.q[], , ,) WITH (...
  2. 使用带有内联实例的命名端口。 Altera建议使用此方法,因为它可确保您的代码不会受到组件声明的未来更改的影响。 LPM_COMPARE(.dataa[]=compare_value, .datab[]=compare_to.q[]) WITH (... .dataa[]连接到compare_value.datab[]连接到compare_to.q[] ,并且所有其他端口将保持未连接状态。
请登录后发表评论

    没有回复内容