如何使用UniPHY连接DDR3 SDRAM控制器生成的csr_debugaccess和csr_burst_count端口?-Altera-Intel社区-FPGA CPLD-ChipDebug