警告:针对IBIS的IBIS模型“  “在封销上不可用-Altera-Intel社区-FPGA CPLD-ChipDebug

警告:针对IBIS的IBIS模型“ “在封销上不可用

在为Stratix®III器件创建IBIS模型时,您可能会在Quartus®II软件中看到EDA Netlist Writer生成的此警告,特别是专用时钟输入引脚。

解决/修复方法

您需要手动编辑Quartus II软件生成的.ibs文件,为专用时钟输入引脚添加适当的IBIS模型。 Stratix III IBIS模型可从 Altera IBIS模型 下载 。在项目中找到适用于专用时钟输入引脚的I / O标准的相应型号。您应该根据设计中的时钟引脚位置从以下后缀中选择一个模型:

  • rrin – 用于器件左侧或右侧的时钟输入引脚(行接收器输入)。
  • cin – 用于器件顶部或底部的时钟输入引脚(列输入)。

从[MODEL]关键字开始复制整个模型,并粘贴到Quartus II软件生成的.ibs文件中。输入模型包含以下部分:

  • 模型
  • 温度范围
  • 电压范围
  • GND钳位
  • 电源钳

将适当的模型复制到.ibs文件后,可以编辑“组件 – 引脚”部分以添加时钟引脚位置,信号名称和型号名称。

请登录后发表评论

    没有回复内容