对于Cyclone IV PCI Express IP内核设计,可能会忽略reconfig_clk_div严重警告-Altera-Intel社区-FPGA CPLD-ChipDebug

对于Cyclone IV PCI Express IP内核设计,可能会忽略reconfig_clk_div严重警告

对于将ALTGX_RECONFIG IP内核连接到ALTPLL IP内核的PCI Express设计,Quartus Prime软件可能会产生Cyclone IV硬IP的严重警告。

解决/修复方法

当这两个组件位于异步时钟域中时,您可以安全地将此连接标识为错误路径。

请登录后发表评论

    没有回复内容