在仿真Stratix V重配置控制器时，为什么我的ATX校准寄存器都读取“DEADBEEF”？Altera_wiki6年前发布40 不支持对Stratix®VGX器件中的收发器ATX PLL校准寄存器进行仿真，但校准过程在硅片中完全正常工作。您不应尝试在仿真中访问这些寄存器。 FPGA-CPLDHSIOIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容