为什么在使用Altera PHY IP核为PCI Express在Gen1和Gen3之间切换时,Cadence NCSim仿真中的信号检测失败?-Altera-Intel社区-FPGA CPLD-ChipDebug