为什么配置为自动锁定模式的Arria II GX收发器CDR会在除PCIe模式以外的任何其他模式下保持rx_freqlocked信号有效?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么配置为自动锁定模式的Arria II GX收发器CDR会在除PCIe模式以外的任何其他模式下保持rx_freqlocked信号有效?

由于Quartus II 10.0 SP1及更早版本中的软件错误导致CDR锁定问题,您可能会发现rx_freqlocked信号卡在高位/断言位置。除PCIe模式外,所有模式都可以观察到此问题。使用rx_signaldetect信号的SAS / SATA或应用程序可能需要其他解决方法。请点击 此处 获取SAS / SATA解决方法。

有关为什么Arria®IIGX CDR单元可能在除PCIe模式以外的任何其他模式下保持rx_freqlocked信号有效的说明,请参阅 Arria II GX勘误表 (PDF)

要解决此问题,请从以下链接下载并安装相应的修补程序。解决此问题的软件解决方案完全集成到10.0 SP1之后的Quartus II软件版本中,因此在以后的软件版本中不需要补丁。

请注意,软件修补程序与下面指出的某些先前修补程序不兼容。如果您正在使用其中一个不兼容的补丁,请查看涉及图1中所示和下面描述的重置序列的备用解决方案,或者如果您需要兼容的补丁,请在mysupport.altera.com上提交服务请求。

安装补丁后,您只需重新运行Quartus II软件汇编程序,无需执行完整编译。

替代解决方案<< Bold >>

作为上述软件解决方案的替代方案,您可以应用下面描述的重置序列解决方案

图1中的波形图解说明了解决问题的方法。

图1.复位序列波形

(1):如果不使用rx_signaldetect信号,则忽略64k并行时钟周期时序,仅参考以下步骤。

  1. 置位 rx_analogreset rx_digitalreset 信号。
  2. 所述 rx_freqlocked[0.. n -1] 的信号将变低,表示收发信机被锁定至参考时钟(锁定到参考)。
  3. 取消 rx_analogreset 信号。在解除 rx_analogreset 信号 无效之前,确保接收器输入端存在数据 。如果您使用的是rx_signaldetect端口,则可以按照上面的建议操作时序图。如果您没有使用rx_signaldetect信号,请参阅下面有关如何检测RX缓冲区中数据是否存在的特别说明。有关此内容的更多信息,请参阅解决方案rd02012011_970
  4. 所述 rx_freqlocked[0.. n -1] 的信号将变为高,表示收发信机被锁定到的数据。
  5. 在最后一个 rx_freqlocked 信号变为高电平 后,约4μs(t LTD_Auto ,置低 rx_digitalreset 信号

特别说明

使用以下一种或多种方法识别RX缓冲区中是否存在数据。

  1. 信号检测在PCIe和基本模式下可用。您可以将rx_signaldetect信号监视为丢失或存在链接指示符。如果RX缓冲区中存在有效数据,则rx_signaldetect将置位。
  2. 您可以在器件核心中实现PPM检测器,用于没有信号检测的模式来监控链路。 PPM检测器将帮助您识别链接中是否存在有效数据。
  3. 用户逻辑中的数据损坏或RX阶段comp fifo上溢/下溢条件可指示RX缓冲器处的有效或无效数据。
请登录后发表评论

    没有回复内容