为什么我无法在Arria V器件的一个I / O子库中放置两个以上的独立ALTLVDS接口?-Altera-Intel社区-FPGA CPLD-ChipDebug