用于PCI Express IP内核的Cyclone V硬IP-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express IP内核的Cyclone V硬IP

Cadence NCSim和ALDEC Riviera-PRO仿真器中的错误可能会导致Cyclone V Hard IP仿真PCI Express IP Core失败。

解决/修复方法

解决方法是将+define+QUARTUS选项添加到编译arriav_pice_hip_atoms_ncrypt.v文件的NCSim或Riviera-PRO vlog命令中。这些选项将在未来的Quartus II发行版中添加到Altera的仿真脚本中。

请登录后发表评论

    没有回复内容