使用硬核存储控制器的Arria V或Cyclone V设计可能出现内部错误-Altera-Intel社区-FPGA CPLD-ChipDebug