如何阻止Quartus II软件在我的设计中合并PLL?-Altera-Intel社区-FPGA CPLD-ChipDebug