当我尝试在Modelsim中使用第三方DDR3供应商模型运行RTL仿真时,为什么我会看到以下警告?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我尝试在Modelsim中使用第三方DDR3供应商模型运行RTL仿真时,为什么我会看到以下警告?

当尝试使用供应商内存模型仿真在11.1之前的Quartus II软件版本中生成的基于DDR3 SDRAM UniPHY的控制器时,您将看到以下警告:

#{hierarchy path} .cmd_task at time 50005156.0 ps警告:在CKE变为活动状态之前,RST_N变为非活动状态后需要500 us。

#{hierarchy path} .reset at time 50027031.0 ps警告:在RST_N变为非活动状态之前,需要200 us。

解决/修复方法

这是由于megawizard中的跳过和快速校准选项,它不会仿真初始化和校准所需的全部时间。

从Quartus®II11.1版开始,可以选择完全校准,这将消除这些警告。

请登录后发表评论

    没有回复内容