RapidIO II IP Core logical_transport_error,port_failed和port_degraded输入信号触发中断与否与中断使能无关Altera_wiki6年前发布70该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容