具有UniPHY的DDR2和DDR3 SDRAM控制器以及具有UniPHY的RLDRAM II控制器的效率监视器延迟值不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

具有UniPHY的DDR2和DDR3 SDRAM控制器以及具有UniPHY的RLDRAM II控制器的效率监视器延迟值不正确

效率监视器和协议检查器对Avalon突发计数等于1的读取延迟计数不正确;这会导致EMIF工具包报告最小和最大读取延迟的错误值。如果使用示例设计驱动程序测量效率,则会出现此问题;但是,如果您使用自己的自定义驱动程序不会发出Avalon突发计数大小等于1,则不会发生错误。

解决/修复方法

此问题的解决方法是使用不会发出等于1的Avalon突发计数的自定义驱动程序。

请登录后发表评论

    没有回复内容