用于PCI Express(PIPE)的PHY IP核的SDC时序约束是不正确的-Altera-Intel社区-FPGA CPLD-ChipDebug