LL 40-100GbE IP核硬件设计示例失败。该问题是由时钟名称与SDC文件不匹配引起的。
解决/修复方法
要确保硬件设计示例可以正确运行，您必须使用以下文本替换<example_design_install_dir> /hardware_test_design/common/common_timing_a10.sdc中的SDC文件的内容：
derive_pll_clocks -create_base_clock derive_clock_uncertainty set_false_path -from [get_keepers {cpu_resetn}] set RX_CORE_CLK [get_clocks *|phy*|*rxp|*rx_pll*rx_core_clk*] set TX_CORE_CLK [get_clocks *|phy*|*txp|*tx_pll*tx_core_clk] set clk100 [get_clocks *|iopll*|clk100] set_clock_groups -asynchronous -group -group -group
此问题将在未来版本的低延迟40和100 Gbps以太网MAC和PHY IP内核中得到修复。
没有回复内容