为什么在DDR / DDR2高性能控制器仿真中local_init_done变高后,PLL重配置信号会切换?Altera_wiki6年前发布170该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容