为什么在DDR / DDR2高性能控制器仿真中local_init_done变高后,PLL重配置信号会切换?-Altera-Intel社区-FPGA CPLD-ChipDebug