错误:小数PLL参数’pll_slf_rst’在节点上设置为非法值’true’-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:小数PLL参数’pll_slf_rst’在节点上设置为非法值’true’

由于Quartus®II12.1及更早版本中的问题,在编译包含收发器的设计并使用增量编译时,您可能会看到此错误。

解决/修复方法

要避免此错误,请将以下分配应用于项目:

set_instance_assignment -name PLL_AUTO_RESET ON -to " <hierarchy> |altera_pll:altera_pll_i"

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容