用于UniPHY外部存储器接口的复位同步器可能导致设计在SOPC Builder或Qsys中生成时失败-Altera-Intel社区-FPGA CPLD-ChipDebug

用于UniPHY外部存储器接口的复位同步器可能导致设计在SOPC Builder或Qsys中生成时失败

由于包含复位同步器的路径,使用SOPC Builder或Qsys生成的系统可能会失败时序收敛。

解决/修复方法

此问题的解决方法是在TimeQuest时序分析器中应用以下约束:对于SOPC Builder:

set_false_path -from {dut_sopc_top_reset_clk_0_domain_synch_module: dut_sopc_top_reset_clk_0_domain_synch*}

对于Qsys:

set_false_path -from *:rst_controller*|*:alt_rst_sync_uq1| altera_reset_synchronizer_int_chain[*] -to *:controller_phy_inst| *:memphy_top_inst|*:umemphy|*:ureset|*:ureset_*_clk|reset_reg[*].

请登录后发表评论

    没有回复内容