启用数据重新排序后,软控制器可能无法满足时序要求-Altera-Intel社区-FPGA CPLD-ChipDebug

启用数据重新排序后,软控制器可能无法满足时序要求

此问题会影响DDR2和DDR3产品。

此问题适用于针对Arria V器件的DDR2和DDR3设计,以及使用软内存控制器。在“ 控制器设置”选项卡上启用“启用重新排序 选项后,内存接口可能不符合设置约束。

解决/修复方法

此问题的解决方法是不使用“启用重新排序”功能。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容