当我在Quartus II软件和IP版本7.2中的用户模式操作期间重置内核时，为什么在DDR3高性能（HP）控制器Megacore IP中看到错误的读取捕获？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面