Stratix V器件上的DDR3恢复故障-Altera-Intel社区-FPGA CPLD-ChipDebug

Stratix V器件上的DDR3恢复故障

此问题会影响DDR3产品。

Stratix V器件上的DDR3接口可能无法在流程生成器内进行传输的示例设计中进行恢复分析。此类故障仅影响四分之一速率设计,仅在流程生成器内部发生。您可以忽略这些故障,因为它们发生在不需要1T定时的传输上。

解决/修复方法

此问题的解决方法是将受影响的路径设置为用户定义的SDC文件中的错误路径。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容