不可以.PLL可以驱动一个输出引脚。
clock0
或clock1
必须通过可编程多路复用器到输出引脚。多路复用器输出被驱动至外部时钟输出CLKLK_OUT
。有关图表,请参阅应用笔记115的图5 :使用APEX器件中的ClockLock和ClockBoost功能 。
没有回复内容