APEX TM 20KE锁相环(PLL)可以驱动多个输出引脚吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

APEX TM 20KE锁相环(PLL)可以驱动多个输出引脚吗?

不可以.PLL可以驱动一个输出引脚。 clock0clock1必须通过可编程多路复用器到输出引脚。多路复用器输出被驱动至外部时钟输出CLKLK_OUT 。有关图表,请参阅应用笔记115的图5 :使用APEX器件中的ClockLock和ClockBoost功能
请登录后发表评论

    没有回复内容