为什么在Stratix IV器件中仿真DDR,DDR2或DDR3高性能(HP)控制器时会出现以下错误?错误:(vsim-3033)../../../../ / _phy_alt_mem_phy.v(4988):’stratixiii_ddio_in’的实例失败。找不到设计单位。-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在Stratix IV器件中仿真DDR,DDR2或DDR3高性能(HP)控制器时会出现以下错误?错误:(vsim-3033)../../../../ / _phy_alt_mem_phy.v(4988):’stratixiii_ddio_in’的实例失败。找不到设计单位。

DDR,DDR2和DDR3 SDRAM高性能(HP)控制器仿真在仿真Stratix®IV器件的控制器时使用stratixiii_ddio_in,因为Stratix III和Stratix IV的架构是相同的。

在仿真Stratix IV的设计时,请在仿真中包含以下库:

对于VHDL:

1. <Quartus安装路径> / eda / sim_lib / stratixiii _atoms.vhd

2. <Quartus安装路径> / eda / sim_lib / stratixiii _ components.vhd

对于Verilog:

1. <Quartus安装路径> / eda / sim_lib / stratixiii _atoms.v

请登录后发表评论

    没有回复内容