HPS DDR3中的高级时钟相位控制调整是否有效?Altera_wiki6年前发布160 您可能会注意到HPS GUI PHY Settings选项卡中的高级时钟相位控制设置。更改相位值对PLL输出时钟的相位没有影响。 解决/修复方法 高级时钟相位控制调整将在Quartus®II软件的未来版本中删除。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容