为什么我不能在嵌入式阵列块(EAB)中实现先进先出(FIFO)宏功能? (SCFIFO,LPM_FIFO)-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能在嵌入式阵列块(EAB)中实现先进先出(FIFO)宏功能? (SCFIFO,LPM_FIFO)

如果深度小于八个字,您可能无法使用SCFIFO实现SCFIFOLPM_FIFO宏功能实例化。

您只能使用逻辑元件(LE)实现深度小于八个字的实例化。对于非常小的FIFO宏功能,LE-only实现比EAB实现具有性能优势。

如果您的FIFO宏功能超过八个字,您可以使用EAB或LE实现它。要强制在EAB中实现,请将FIFO深度设置为八个字。额外的存储空间成功实现了大多数设计需求。

请登录后发表评论

    没有回复内容