Altera®SerialLiteIIIIPMegaCore®（SLIII）功能允许您注入CRC错误，这在调试或电路板启动阶段验证PHY层操作时非常有用。要启用CRC错误注入，请使用重配置控制器重新配置发送器PHY。启用后，您的应用程序可以通过在SerialLite III实例上声明错误注入控制信号来强制CRC错误。
解决/修复方法
1.在Qsys系统中添加JTAG-to-Avalon®主桥。这需要驱动重配置控制器以启用相应收发器通道中的CRC错误使能位。
2.编译设计。
3.从Quartus®IIfitter报告中获取SLIII收发器通道的逻辑通道编号。通过单击“资源部分 – > GXB报告 – >收发器重新配置报告”可以找到逻辑信道分配
4.编辑附加的tcl文件SOURCE_RECONFIG_BASE值，以匹配Qsys系统中重配置控制器的基址。
5.从Quartus Tools菜单启动System Console。使用source命令在系统控制台中打开附加的Tcl文件以启用CRC错误注入，如下所示：
一个。 source crc_err_enable.tcl
湾示例命令使用（有关详细信息，请参阅Tcl文件）
– crc_err_enable 0 1 （启用逻辑通道0 CRC错误注入）
– crc_err_enable {0 1 2} 1 （启用逻辑通道0,1,2 CRC错误注入）
– crc_err_enable {0 1 2} 0 （禁用逻辑通道0,1,2 CRC错误注入）
6.将SerialLite III Source crc_error_inject输入断言为1.（或者，您可以将crc_error_inject绑定为1，只需使用Tcl命令启用/禁用错误注入）
7.在SerialLite III IP接收器上监视CRC错误状态， 错误[N-1：0] （双工内核的error_rx [N-1：0] ）信号。 （N =车道数）
没有回复内容