为什么我的LPM_FIFO或SCFIFO不适合FLEX®10K,FLEX10KA或EPF10K100B器件?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的LPM_FIFO或SCFIFO不适合FLEX®10K,FLEX10KA或EPF10K100B器件?

单时钟先出先出(FIFO)( LPM_FIFOSCFIFO )使用FLEX 10K,FLEX 10KA和EPF10K100B器件中的交叉存储器实现。每8位FIFO宽度需要实现两个嵌入式阵列块(EAB)。因此,由于宽度,FIFO可能需要更多的EAB,即所选器件中可用的EAB。

一个例子是针对EPF10K10器件的256 x 24 FIFO。 EPF10K10器件有三个EAB;但是,由于其24位宽度,此FIFO需要六个EAB。

使用交叉存储器的主要目的是支持同时读写。如果设计不需要同时读写,那么仲裁FIFO将是一个合适的解决方案。有关仲裁FIFO的更多信息,请转到解决方案, Altera为FLEX器件提供哪些先进先出(FIFO)解决方案?

APEX 20K和FLEX 10KE器件包含双端口RAM,允许它在一个EAB中实现8位FIFO。
请登录后发表评论

    没有回复内容