警告:覆盖现有时钟:-Altera-Intel社区-FPGA CPLD-ChipDebug

警告:覆盖现有时钟:

当您的设计具有以下两个MegaCore®功能之一时,可能会在Quartus®II10.0软件中看到此行为:

  • 带有UniPHY v10.0的QDR II和QDR II + SRAM控制器
  • 带有UniPHY v10.0的RLDRAM II控制器

发生警告是因为在TimeQuest时序分析器中执行报告DDR任务时,将重新读取所有项目Synopsys设计约束( .sdc )文件。

要解决此问题,请使用以下步骤修改<variation_name> _report_timing.tcl:

  1. 找到以下行: if { ![string match *GUI*DDR* [get_current_timequest_report_folder]] } {
  2. 用以下两行替换该行: set signoff_mode $::quartus(ipc_mode)

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容