如果在Quartus®II10.0软件中将多个基于DDR3 UniPHY的控制器IP内核实现为主站和从站,则可能会在fitter阶段看到严重警告。
您可能还会看到另一个严重警告
严重警告:无法找到引脚的PLL时钟……
要删除严重警告,请执行以下步骤:
1.将信号“pll_dqs_ena_clk”连接到从属UniPHY IP内核。
2.确保已将“mem_cs_n”连接到顶级I / O.
3.主接口的QIP文件应出现在项目QSF中的从属接口之前。
Quartus II软件10.1及更高版本中已修复此问题。
没有回复内容