错误:引脚与I / O bank不兼容。引脚使用I / O标准,其VCCIO要求与该bank的VCCIO设置或其他使用VCCIO的引脚不兼容。-Altera-Intel社区-FPGA CPLD-ChipDebug