如何在针对Stratix V器件的ALTLVDS_RX和ALTLVDS_TX MegaWizard Plug-In Manager中更改输入时钟频率选择?-Altera-Intel社区-FPGA CPLD-ChipDebug