为什么QDRII SRAM控制器在执行四次脉冲串的同时读写操作时报告read_data_valid错误?Altera_wiki6年前发布40 Quartus®II和IP版本7.1中的QDRII SRAM控制器在以下条件下错误地报告4模式突发中的read_data_valid: 同时读取和写入持续5个或更多系统时钟周期。 第一次读取是奇数地址。 Quartus II和IP 7.2版本中已修复此问题。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容