针对Stratix V器件的CPRI IP核变化无法实现时序收敛-Altera-Intel社区-FPGA CPLD-ChipDebug