对于具有UniPHY和DDR2的QDR II和QDR II + SRAM控制器的某些参数设置，示例设计可能会失败，并且具有UniPHY的DDR3 SDRAM控制器-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面