为什么我的有限脉冲响应(FIR)滤波器不是在Stratix™数字信号处理(DSP)模块中实现的,即使我打开了Quartus®II软件中的Use Stratix Dedicated DSP Block复选框?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的有限脉冲响应(FIR)滤波器不是在Stratix™数字信号处理(DSP)模块中实现的,即使我打开了Quartus®II软件中的Use Stratix Dedicated DSP Block复选框?

FIR编译器版本2.5中存在一个问题,即导致具有特定的小输入和/或系数位宽的FIR滤波器在逻辑元件(LE)中而不是在Stratix DSP模块中实现。

作为解决方法,您可以通过执行以下步骤手动将乘法器分配给Stratix DSP模块:

  1. 在项目目录中,打开文件< FIR过滤器名称 > _st.v
  2. 为了实现q在DSP块乘数模块实例Umlu_0_nUmlu_1_nUmlu_2_n ,…, Umlu_q-2_n ,和Umlu_q-1_n ,查找模块实例化Umlu_ x _d ,其中x是0且q-1之间的数。
  3. 将以下参数定义添加到模块实例化中,将x替换为模块实例化名称中的数字: defparam Umlu_ x _n.DSP_USE = "YES";

目前计划在FIR编译器的未来版本中修复此问题。

请登录后发表评论

    没有回复内容