FIR编译器版本2.5中存在一个问题,即导致具有特定的小输入和/或系数位宽的FIR滤波器在逻辑元件(LE)中而不是在Stratix DSP模块中实现。
作为解决方法,您可以通过执行以下步骤手动将乘法器分配给Stratix DSP模块:
- 在项目目录中,打开文件< FIR过滤器名称 > _st.v 。
- 为了实现
q
在DSP块乘数模块实例Umlu_0_n
,Umlu_1_n
,Umlu_2_n
,…,Umlu_q-2_n
,和Umlu_q-1_n
,查找模块实例化Umlu_ x _d
,其中x是0且q-1之间的数。 - 将以下参数定义添加到模块实例化中,将x替换为模块实例化名称中的数字:
defparam Umlu_
x_n.DSP_USE = "YES";
目前计划在FIR编译器的未来版本中修复此问题。
没有回复内容