为什么即使在RX方向有数据,仿真下的CPRI内核的gxb_rx_pll_locked信号也没有在从模式下被置位?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么即使在RX方向有数据,仿真下的CPRI内核的gxb_rx_pll_locked信号也没有在从模式下被置位?

请检查gxb_pll_locked和reset_done信号是否有效。如果它们都被置为无效,则根本原因可能是由于没有活动的gxb_pll_inclk时钟驱动到从CPRI核心。 gxb_pll_inclk是在从时钟模式下配置的CPRI IP内核中的发送器PLL的输入时钟。如果没有活动的gxb_pll_inclk时钟,则发送器PLL无法进入锁定状态;然后内部复位模块无法完成复位序列;然后你可能会看到即使RX方向有数据,gxb_rx_pll_locked信号也没有被置位。

请为从模式CPRI内核的gxb_pll_inclk输入提供有效时钟。

请登录后发表评论

    没有回复内容